IP

處理器匯流排最佳化驗證方法

威盛電子股份有限公司

申請案號
092133297
公告號
200517850
申請日期
2003-11-27
申請人
威盛電子股份有限公司
發明人
徐明椲
資料更新日
2026-04-04

IPC 分類

本站使用 Cookie 進行流量分析,以提供更好的使用體驗。

處理器匯流排最佳化驗證方法 - 專利資訊 | NowTo 智財通