IP

分別蝕刻周邊電路區與晶胞區之浮置閘極複晶矽層之方法

台灣積體電路製造股份有限公司

申請案號
092121217
公告號
200507162
申請日期
2003-08-01
申請人
台灣積體電路製造股份有限公司
發明人
謝章仁
資料更新日
2026-04-04

IPC 分類

本站使用 Cookie 進行流量分析,以提供更好的使用體驗。

分別蝕刻周邊電路區與晶胞區之浮置閘極複晶矽層之方法 - 專利資訊 | NowTo 智財通